華為今日在上海國際研讨會正式發表半導體“韬定律”，提出以“時間縮微”替代“幾何縮微”，通過邏輯折疊技術提升晶體管密度。預計2031年高端芯片密度達1.4納米水平。
觀點網訊：5月25日，華為在上海國際半導體研讨會上正式發表半導體領域新定律——“韬（τ）定律”。該定律提出以“時間縮微”替代“幾何縮微”，通過邏輯折疊技術壓縮信号時延，實現晶體管密度與系統性能的新突破。這是中國在全球半導體領域首次提出指導産業發展的新原則。
據介紹，華為過去六年已量産381款芯片。2026年秋季即将發布的麒麟芯片将首次完整采用邏輯折疊技術。預計到2031年，基于該定律的高端芯片晶體管密度将達到1.4納米制程的同等水平。
免責聲明：本文内容與數據由觀點根據公開信息整理，不構成投資建議，使用前請核實。
審校：
版權聲明：觀點網絡信息科技有限公司及廣州觀點信息資訊服務有限公司擁有及保留其主辦暨承辦網站、論壇及活動的所有資料（包括但不限於文字、圖片、音頻、視頻資料及頁面設計、編排、軟件等）的所有權、版權等其他相關知識產權。除經授權合法使用上述資料外，未征得我司書面許可並付費，任何單位和個人不得以任何理由及方式使用上述資料（包括但不限於轉載、轉讓、授權他人使用等），否則我司將依法追究其法律責任以及賠償責任。
承印人：觀點網絡信息科技有限公司 (Guandian Network Information Technology Co.,Ltd.)
地址：香港灣仔菲林明道8號大同大廈15樓1505室（Room 5,15th Floor,Tai Tung Building,8 Fleming Road,Wan chai,HongKong Island,HongKong. ）
電郵：info@guandian.hk
移動端下載